Intel Foundry ha presentado nuevos adelantos que ayudarán a impulsar la industria de los semiconductores en la próxima década, entre los que se encuentra el rutenio sustractivo (Ru), un material destinado a mejorar el rendimiento y las interconexiones de los chips.
La división de fundición de Intel ha dado a conocer sus avances en el IEEE International Electron Devices Meeting (IEDM) 2024, donde ha subrayado que a medida que la industria se encamina a introducir un billón de transistores en un chip para 2030, los avances en el escalado «son fundamentales» para satisfacer el apetito infinito de aplicaciones informáticas más eficientes energéticamente, como la Inteligencia Artificial (IA)
En base a esto, Intel Foundry ha identificado varias vías que resuelven las limitaciones previstas de los actuales conectores de cobre para el escalado de interconexiones en futuros nodos, destinadas a mejoras las técnicas de ensablaje existentes.
En primer lugar ha presentado el rutenio sustractivo (Ru), para ayudar a mejorar el rendimiento y las interconexiones dentro de los chips. Se trata de un nuevo material de metalización alternativo clave que utiliza resistividad de película fina con entrehierros para ofrecer un avance "significativo" en el escalado de las interconexiones, según la firma.
Al implementar este conjunto de materiales, se ha reducido hasta un 25 por ciento la capacitación de línea a línea en pasos inferiores o iguales a 25 nanómetros (nm). Esto «ilustra las ventajas del Ru sustractivo como esquema de metalización para sustituir el damasquinado de cobre en capas de paso estrecho», ha subrayado la marca en un comunicado, donde ha adelantado que esta solución se podría ver en los futuros nodos de Intel Foundry.
Por otro lado, la comentada división ha demostrado la transferencia selectiva de capas (SLT), una solución de integración que permite el ensamblaje de chips ultrafinos con una flexibilidad mayor para permitir tamaños de chip más pequeños y relaciones de aspecto más elevadas, en comparación con la unión tradicional de chip y oblea.
Gracias a esto, admite una mayor densidad funcional, lo que da lugar a una solución más flexible y rentable para la unión híbrida o por fusión de chiplets específicos de una oblea a otra.
Otro de los avances a los que se ha referido Intel Foundry se refiere a los transistores CMOS RibbonFET, semiconductores se silicio con una longitud de puerta de 6 nanómetros y efectos de canal corto en el sector y un rendimiento con una longitud de puerta y un grosor de canal escalados.
Intel Foundry también ha comentado su trabajo sobre la fabricación de transistores GAA 2D NMOS y PMOS, con una longitud de puerta escalada hasta 30 nanómetros, centrándose específicamente en el desarrollo de módulos de óxido de puerta (GOx).
Asimismo, ha indicado que continúa avanzando en su investigación con la primera tecnología de nitruro de galio (GaN) de 300 milímetros (mm) del sector, una tecnología emergente para electrónica de potencia y radiofrecuencia, que puede ofrecer un mayor rendimiento y soportar voltajes y temperaturas más elevados que el silicio.
De esta manera, son los primeros transistores semiconductores de óxido metálico de alta movilidad de electrones (MOSHEMT) de GaN fabricados en un sustrato de 300 mm sobre silicio sobre aislante TRSOI.
Finalmente, Intel Foundry ha expuesto su visión del futuro del empaquetado avanzado y el escalado de transistores para satisfacer la demanda de aplicaciones como la IA.
En este sentido, se han identificado tres ejes de innovación para ayudar a impulsar la próxima década hacia una tecnología más eficiente desde el punto de vista energético, con la integración avanzada de memoria destinada a eliminar los cuellos de botella de capacidad, ancho de banda y latencia.
Asimismo, la firma ha planteado la unión híbrida para la optimización del ancho de banda de interconexión y una ampliación modular del sistema con las correspondientes soluciones de conectividad.